Synopsys VC Verification IP 

バス、インターフェイス、メモリの検証用IP 

概要

シノプシスのVC Verification IP(VIP)は、洗練された複雑なSoCデザインの検証の問題に対応するよう開発されています。VC VIPはSystemVerilogのみで記述されているため、よりすぐれた性能、操作性、拡張性をもち、テストベンチ開発や検証、デバッグを迅速化および簡素化します。バスメモリ、インターフェイスのVC VIPファミリは、Verdi Protocol Analyzerのサポートを含んでいます。Verdi Protocol Analyzerはシミュレータに依存しないプロトコル考慮のデバッグ環境であり、ユーザが迅速にプロトコルやメモリの問題をデバッグし、プロトコルベースのシミュレーション結果をチーム間で分かち合うことを可能にします。

PDFVC VIP ファミリ データシート

PDFVerdi Protocol Analyzer データシート

Protocol AnalyzerのビデオとProtocol Analyzerのビデオ
Verdi Protocol Analyzer ビデオ



100%SystemVerilog記述、UVM、VMMのネイティブ・サポート
VC VIPは全面的にSystemVerilogで実装されていますので、ラッパーや言語変換によるメソドロジ・レベルの相互運用性確保は不要です。またUVM、VMMをネイティブ・サポートしています。 クラス、コールバック、メッセージを完全に可視化し、本格的なSystemVerilogベースの制約を可能にします。 これによってVIP構造を効率化し、シミュレーション速度の大幅な向上とメソドロジのサポート拡充を実現します。また、速度やメソドロジの質を落とすことなくあらゆるシミュレータで使用できます。

VC VIPにはコンフィギュレーションやデバッグなどの複雑な作業にかかる時間を短縮する生産性向上機能があります。 またVC VIPには、プロトコルの専門知識が機能モデルとして組み込まれており、カバレッジ収束を加速します。これらの機能には、組み込みのテストプラン、カバレッジ、シーケンス、テストスイートなどがあります。

Discovery Verification IP
図1. Synopsys VC VIP

テストスイート

プロトコルの全側面、インターフェイスIPのテスト標準への準拠からスペックに至るまでの広い範囲の準拠性をもつテストスイートを開発することは、非常に時間がかかり、プロトコルと方法論の深い専門知識が必要です。VC VIPは、あらかじめ作られたUVMテストスイートを備え、準拠をカバーする検証環境を構築する時間を大幅に減らします。このテストスイートは、VIPとともにソースコードの形で提供されるため、ユーザは特別なアプリケーションやコーナーケースに対し容易にカスタマイズまたは拡張することができ、また他のSoC検証環境に再利用することができます。

Verdi Protocol Analyzer
現在の複雑なプロトコルをデバッグすることは、機能検証の中でも特に困難で手間のかかる作業です。 VC VIPファミリで提供されるシノプシスのVerdi Protocol Analyzerは、プロトコル検証に必須のデバッグ機能とインテリジェントな可視化機能をご提供します。 Verdi Protocol Analyzerを使用すれば、プロトコルの転送、トランザクション、パケット、ハンドシェイクをグラフィカルに表示できます。Verdi Protocol Analyzerは、プロトコル階層内の関係を表示することにより、非常に複雑にに入り組んだトラフィック動作を視覚的に明確化します。 さらに、シミュレーション時にエラー、警告、メッセージをアノテートして、問題箇所を迅速に検出します。 この機能によってプロトコルの動作を迅速に把握し、ボトルネックを特定し、想定外の動作をデバッグすることができます。

今日の検証の問題に対応するVC VIP

最新の業界標準インターフェイス・プロトコルとメモリにを用いて設計開発を行うとき、必然的に検証の複雑性が新たな次元へ飛躍します。設計チームがますます過酷になる設計スケジュールに対応しようとするなら、新しい検証技術が必要となります。

VC VIPは、革新的な種々の機能を持つとともに検証プロセス全体を簡素化し、開発スケジュールとカバレッジの目標を達成するのに必要な時間と労力を大幅に減らします。



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideos